DATA TRANSFER DEVICE

Patent Number:

JP4068453

Publication date:

1992-03-04

Inventor(s):

UEDA CHITOSHI

Applicant(s)::

NEC CORP

Requested Patent:

JP4068453

Application Number: JP19900181193 19900709

Priority Number(s):

IPC Classification:

G06F12/04; G06F13/28

EC Classification:

Equivalents:

Abstract

PURPOSE:To transfer a data corresponding to byte width by providing a function for rearranging the data for transferring the data when the arrangement of a source data is different from that of the objective data. CONSTITUTION:An address holding part 1 holds either a read address or a write address, and a bus control part 2 activates a bus-and controls the start and end of data transfer. Based on the control of the bus control part 2, a read register in a data holding part 3 holds a data in the source data to be specified by the read address held in the address holding part 1, and according to the control of a transfer control part 4, a write register in the data holding part 3 holds a data shifting the data in the read register so as to be suitable for the arrangement of the objective data. Then, the transfer control part 4 controls the operations of the address holding part 1, bus control part 2 and data holding part 3. Thus, the data can be transferred corresponding to the byte width of the data bus.

Data supplied from the esp@cenet database - I2 ing kong pang pingkanggarang kadappanggana, bahanggangkan kadapangkangkangkang kanggarakangkang kang kang pang

⑩ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平4-68453

31nt.Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)3月4日

G 06 F 12/04 13/28 5 4 0 3 1 0 M 8841-5B 7052-5B

審査請求 未請求 請求項の数 2 (全12頁)

公発明の名称 データ転送装置

②特 頭 平2-181193

②出 願 平2(1990)7月9日

一切発明者 上田 千俊一切出願人 日本電気株式会社

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

個代 理 人 弁理士 河原 純一

明 知 🗃

1. 発明の名称

データ転送装置

2. 特許請求の範囲

(ii) 複数パイト幅のデータパスとアドレスパス とを含むパスを介したソースデータと目的データ との間のデータ転送を行うデータ転送装置におい て、

読み込みアドレスおよび書き込みアドレスのいずれかを保持しそのアドレスをアドレスバス上に 出力するアドレス保持部と、

バスを起動しデータ転送の開始および終了を制 御するバス制御部と、

このパス制御部による制御に基づき前記アドレス 保持部に保持されている読み込みアドレスにより特定されるソースデータ中のデータを保持する 読み込みレジスタと、転送制御部による制御によ り前記読み込みレジスタ内のデータが目的データ の並びに適合するようにシフトされたデータを保 持する書き込みレジスタとを含むデータ保持部と、 前記アドレス保持部、前記バス制御部および前記データ保持部の動作を制御する前記転送制御部と

を有することを特徴とするデータ転送装置。

(2) 複数パイト幅のデータパスとアドレスパスとを含むパスを介したソースデータと目的データとの間のデータ転送を行うデータ転送装置において、

読み込みアドレスおよび書き込みアドレスのいずれかを保持しそのアドレスをアドレスパス上に 出力するアドレス保持部と、

バスを起動しデータ転送の開始および終了を制 御するバス制御部と、

このバス制御部による制御に基づき削記アドレス 保持部に保持されている読み込みアドレスにより特定されるソースデータ 中のデータを保持する読み込みレジスタと、 転送制御部による制御および 有効フラグに基づく シフト制御部の制御により前記読み込みレジスク内のデータが目的データの並びに適合するようにシフトされたデータを保持

する書き込みレジスタとを含むデータ保持部と、 前記アドレス保持部、前記パス制御部および前 記データ保持部の動作を制御する前記転送制御部 よ

を有することを特徴とするデーク転送装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、複数パイト幅のデータパスとアドレスパスとを含むパス(コンピュータのパス)に接続されたメモリおよび周辺装置を対象とするデータ転送(メモリまたは周辺装置内のソースデータからメモリまたは周辺装置内の目的データへのデータ転送)を行うデータ転送装置に関する。

(従来の技術)

第11図は、この種のデータ転送装置が適用されるコンピュータシステムの一例の構成を示すプロック図である。このコンピュータシステムは、CPU(Central Processing Unit)と、メモリ(4パイト幅のメモリ)と、データ転送装置と、周辺装置と、パスとを含

クの並びと目的データの並びとが異なっている場合のデータ転送におけるデータの並び替え 機能を有し、データバスのバイト幅に応じたデータ転送を可能とし、バスの使用効率の低下を回避することができるデータ転送装置を提供することにある。

〔課題を解決するための手段〕

んで構成されている。

バスは、4パイト幅のデータバスと、アドレス バスと、パス制御線とを含んで構成されている。

類1 1 図に示すようなコンピュータシステムに 適用される世来のデータ転送装置は、ソースデータの並びと目的データの並びとが異なっている場合 (類3 図および第8 図に示すような場合)のデータ転送において、バイト毎にソースデータの説み込みと目的データの書き込みとを行ってデータ転送を実現しており、ワード (ロングワード) 単位のデータ転送を行うことができなかった。

(発明が解決しようとする課題)

上述した従来のデータ転送装置では、ソースデータの並びと目的データの並びとが異なっている場合に、パイト単位のデータ転送しか行うことができないので、第11図に示すようにデータバスが複数パイト幅であってもパイト毎にデータバスを使用しなければならず、データバスの使用効率が大幅に低下するという欠点がある。

本発明の目的は、上述の点に指み、ソースデー

を含むデータ保持部と、何記アドレス保持部、前記パス制御部および前記データ保持部の動作を制御する前記転送制御部とを有する。

また、本発明のデータ転送装置は、複数パイト 幅のデータバスとアドレスバスとを含むバスを介 したソースデータと目的データとの間のデータ転 送を行うデータ転送装置において、読み込みアド レスおよび書き込みアドレスのいずれかを保持し そのアドレスをアドレスパス上に出力するアドレ ス保持部と、バスを起動しデータ転送の開始およ び終了を制御するパス制御部と、このパス制御部 による制御に基づき前記アドレス保持部に保持さ れている読み込みアドレスにより特定されるソー スデータ中のデータを保持する読み込みレジスタ と転送制御郎による制御および有効フラグに基づ くシフト制御部の制御により前記読み込みレジス 夕内のデータが目的データの並びに適合するよう にシフトされたデータを保持する書き込みレジス タとを含むデータ保持部と、前記アドレス保持部. 前記パス制御部および前記データ保持部の動作を

制御する前記転送制御部とを有する。

(作用)

本発明のデーク転送装置では、アドレス保持部が読み込みアドレスおよび書き込みアドレスス上に出力し、バス制御部がバスを起動しデータ転送の開始および終了を制御し、デーク保持部内の透みレジスタがバス制御部による制御に基づてレス保持部に保持されている。かかで、ストレス保持部に保持されている。カークを保持部のように、近畿ので、近畿ので、大学・クを保持し、転送制御部がアドレス保持部のがで、近畿ので、大学・クを保持し、転送制御部がアドレス保持部の動作を制御によりに対している。大学・クを保持し、転送制御部がアドレスを開御の動作を制御によりにはいる。

また、本発明のデータ転送装置では、アドレス 保持部が読み込みアドレスおよび書き込みアドレ スのいずれかを保持しそのアドレスをアドレスパ ス上に出力し、パス制御部がパスを起動しデータ

バス制御部2はバス中のバス制御線に接続されて おり、データ保持部3はバス中のデータバスに接 続されている。

第2図を参照すると、データ保持部3は、読み込み用の4パイトレジスタ(1パイトのデータレジスタの4パイト分の集合)である読み込みレジスタと、読み込みレジスタの左シフト方向に存在する書き込み用の4パイトレジスタである書き込みレジスタとからなる(各レジスタはパイト単位に左シフトすることができる構成になっている)。第2図において、例えば「D0-7」という表示はデータパス上の「第0~7ピットの1パイト」を示す。

第3図は、データ転送の対象となるソースデータおよび目的データの並びの一例を示す図である。 第3図において、ロングワード (4パイト幅) 中の最上位パイトのアドレスを説明の便宜上「基準 アドレス」と呼ぶ。

第4回は、データ転送が行われる際のデータ保 持部3におけるデータの流れの一例を示す図であ 任送の開始および終了を制御し、データ保持部内の読み込みレジスタがバス制御部による制御に基づきアドレス保持部に保持されている読み込みアドレスにより特定されるソースデータ中のデータを保持し、データ保持部内の書き込みレジスタが任送制御部による制御および有効フラグに基づくシフト制御部の制御により読み込みレジスク内のデータが目的データの並びに適合するようにシフトされたデータを保持し、任送制御部がアドレス保持部、バス制御部およびデータ保持部の動作を制御する。

(実施例)

次に、本発明について図面を参照して詳細に説明する。

第1図は、本発明のデータ転送装置の一実施例の構成を示すプロック図である。本実施例のデータ転送装置は、アドレス保持部1と、バス制御部2と、データ保持部3と、転送制御部4とを含んで構成されている。アドレス保持部1はバス(第11図参照)中のアドレスバスに接続されており、

۵.

第5 図は、転送制御部4の処理を示す流れ図である。この処理は、統み込み指示ステップ101と、次み込み指示ステップ103と、統み込み指示ステップ103と、統み込み指示ステップ105と、シフト指示ステップ106と、書き込み指示ステップ107と、バス制御部終了判定ステップ107と、バス制御部終了判定ステップ101と、軽送終了71112と、メンフト指示ステップ1113と、書き込みで1113と、対力による。バス制御部終了判定ステップ1112と、バス制御部終了判定ステップ1115とからなる。

次に、このように構成された本実施例のデータ 転送装置の動作について説明する。なお、ここで は第11図に示すような構成のコンピュータシス テムにおいて、第3図中のソースデータ(メモリ 上のアドレスADR1を先頭アドレスとするソー スデータ)から第3図中の目的データ(ノモリ上 のアドレスADR2を先頭アドレスとする目的データ)へのデータ転送が行われる場合の動作について説明する。

この場合には、転送制御部4および転送制御部4によって制御されるアドレス保持部1.パス制御部2およびデーク保持部3は以下に示すような処理を行う(第5図参照)。

まず、転送制御部4は、アドレス保持部1にソースデータの先頭アドレスADR1を読み込みアドレスとしてセットし、バス制御部2に対しアドレス保持部1にセットされた読み込みアドレスに基づくデータの読み込み指示を行う(この読み込み指示では、アドレスADR1と基準アドレスとの変分に応じて無効データのバイト数が指定される)(ステップ101)。

転送制御部4は、この読み込み指示の発行後に、 バス制御部2からの読み込み完了通知の有無の判 定 (バス制御部2の終了判定) をその読み込み完 了通知が発行されるまで繰り返す (ステップ 10 2)。

バス制御部2は転送制御部4に読み込み完了通知 を発行する。

この読み込み完了適知の発行によりステップ! 02の判定が「Y (Yes)」となると、転送期 御部4はデータ保持部3に左方向のシフト指示を行う (ステップ! 03)。この場合のシフト数は データバスのバイト幅の4バイトである。

データ保持部 3 は、このシフト指示を受けて第 4 図フェーズ D に示すように左シフトを行う。

さらに、転送制御部4は、次の読み込みのために、読み込みアドレスをアドレス「ADRI+2」(それまでの読み込みアドレスよりも大きな基準アドレスの中で最小のもの。次のロングワード中の最上位パイトのアドレス)に更新し、更新後の読み込みアドレスをアドレス保持部1にセットし、パス制御部2に対して次のデータの読み込み指示を行う(ステップ104)。

転送制御部4は、この読み込み指示の発行後に、 バス制御部2からの読み込み完了通知の有無の判 定をその読み込み完了通知が発行されるまで繰り 一方、転送制御部4からの読み込み指示に基づき、バス制御部2はメモリ内の読み込みでドレスに対する読み込み動作を開始し、まずアドレス保持部1に対してアドレスパスへのアドレス出力(アドレス保持部1に保持されているアドレスの出力)を指示する。

アドレス保持部1は、バス制御部2からのこの指示に基づき、転送制御部4によってセットされた読み込みアドレスをアドレスパス上に出力する。 この読み込みアドレスのデータがメモリから出力されてデータバス上で確定すると、バス制御部2はデータ保持部3に対してそのデータの保持を

この場合のデータバス上のデータ転送(メモリからデータ保持部3へのデータ転送)は、上位2 パイトが無効データの4パイト転送となる。

上述のバス制御部2からの指示に基づき、データ保持部3はデータバス上のデータを読み込みレジスタにセットする(第4図フェーズ | 参照)。データがデータ保持部3に読み込まれた後に、

返す(ステップ105)。

一方、転送制御部4からの読み込み指示に基づき、バス制御部2はメモリ内の係み込みアドレスからの4バイト分のデータをデータ保持部3に保持させ(第4図フェーズ回参照)、その後に読み込み完了通知を転送制御部4に発行する。なお、この場合のデータバス上のデータ転送は、データバスのバイト幅に応じた転送(無効データのない4バイト転送)となる。

この読み込み完了通知の発行によりステップ 1 0 5 の判定が「Y」となると、 転送制御部 4 は、ソースデータと目的データとの並び替えを行うためにデータのシフト数(本実施例では、アドレス A D R 1 とそのアドレスを含むロングワード中の基準アドレスを含むロングワード中の基準アドレスを含むロングワード中の基準アドレスを含むロングワード中の基準アドレス かたシフト数でデータ 保持部 3 に対して左方向のシフト指示を行う(ステップ 1 0 6)・

データ保持部3は、このシフト指示を受けて第

4 図フェーズNに示すように左シフトを行う。

この左シフトの完了後に、転送制御部4に目的データに対する書き込み動作を開始する。すなわち、アドレス保持部1に目的データの光額アドレス ADR 2を含き込みアドレスとしてセットし、バス制御部2に対しアドレス保持部1にセットされた書き込みアドレスに基づくデータの書き込み指示を行う(ステップ107)。

転送制御部4は、この書き込み指示の発行後に、 パス制御部2からの書き込み完了通知の有無の判 定 (パス制御部2の終了判定) をその書き込み完 了通知が発行されるまで繰り返す (ステップ10 8)。

一方、転送制御部4からの書き込み指示に基づき、パス制御部2はメモリ内の書き込みアドレスに対する書き込み動作を開始し、まずアドレス保持部1に対してアドレスパスへのアドレス出力を指示する。

アドレス保持部1は、バス制御部2からのこの 指示に基づき、転送制御部4によってセットされ

に、書き込みアドレスをアドレス「ADR2+4」(それまでの書き込みアドレスよりも大きな基準アドレスの中で最小のもの。次のロングワード中の最上位パイトのアドレス)に更新する(ステップ110)。

次に、転送制御部4は、転送終了か否か(ソースデータを全てデータ保持部3に転送したか否か)を判定し(ステップ111)、転送終了と判定するまでステップ103~110の処理および判定を繰り返す。

転送終了時に、データ保持部3に残データが残ることがある(例えば、第4図フェーズVの状態)。

転送制御部4は、このような残データが存在するか否かを判定する(ステップ112)。

この判定で残データが存在する場合には、転送制御部4は、最後の書き込みのために、シフト数(ステップ106で求めたシフト数と同一の値)を求めてデータ保持部3に対して左方向のシフト指示を行う(ステップ113)。

た古き込みアドレスをアドレスパス上に出力する。

また、バス制御部2は、データ保持部3に対し て書き込みレジスタの内容(データ)をデータバ スに出力するように指示する。

データバスに出力された書き込みレジスタ内の データが書き込みアドレスにより特定されるメモ リ内のロングワードに書き込まれた後に、バス制 御部2は転送制御部4に書き込み完了通知を発行 する。

この書き込み完了通知の発行によりステップ108の判定が「Y」となると、転送制御部4はデータ保持部3に左方向のシフト指示を行う(ステップ109)。この場合のシフト数は、データバスのバイト幅からステップ106で求めたシフト数を減じた値であり、本実施例では2バイトである。

データ保持部3は、転送制御部4からのシフト 指示を受けて第4図フェーズVに示すように左シフトを行う。

さらに、転送制御部4は、次の書き込みのため

データ保持部3は、このシフト指示を受けて第 4因フェーズVに示すように左シフトを行う。

この左シフトの完了後に、転送制御部4はアドレス保持部1に書き込みアドレスをセットし、パス制御部2に対しアドレス保持部1にセットされた書き込みアドレスに基づく残データの書き込み指示を行う(ステップ114)。

転送制御部4は、この書き込み指示の発行後に、 バス制御部2からの書き込み充了通知の有無の判 定をその書き込み充了通知が発行されるまで繰り 返す(ステップ115)。

一方、バス制御部2は、転送制御部4からの書き込み指示に基づき、データ保持部3内の残データを書き込みアドレスにより特定されるメモリ内のロングワードに書き込むように制御し、その書き込み後に転送制御部4に書き込み完了通知を発行する。

この書き込み完了通知の発行によりステップ 1 15の判定が「Y」となると、転送制御部4は処 理を終了する。 ステップ | 1 2 の判定で残データが存在しない場合には、転送制御部 4 は処理を終了する。

以上の動作により、データの並び替えを伴うデータ転送が可能となる。

なお、同辺装置内の目的データへのデータ転送 においては、周辺装置に割り当てられる書き込み アドレスの更新は行われず、書き込みアドレスの 領域に書き込まれたデータが周辺装置内の他の領 域に順次転送されていく。また、周辺装置内のツ ースデータからのデータ転送においては、周辺装 置に割り当てられる読み込みアドレスの更新は行 われず、読み込みアドレスの領域から読み込まれ るデータは周辺装置内の他の領域から順次転送さ れてくる。

第6図は、本発明のデータ転送装置の他の実施 例の構成を示すプロック図である。本実施例のデータ転送装置は、アドレス保持部5と、バス制御 部6と、有効フラグ付きのデータ保持部7と、転 送制御部8とを含んで構成されている。アドレス 保持部5はバス(第11図参照)中のアドレスバ スに接続されており、パス制御部 6 はパス中のバス制御線に接続されており、データ 保持部 7 はパス中のデータパスに接続されている。

第7図を参照すると、データ保持部3は、読み込み用の4パイトレジスタ(1パイトのデータレジスタの4パイト分の集合)である読み込みレジスタの左シフト方向に存在する書き込み用の4パイトレジスタである書き込みレジスタとからなる(各レジスタはパイト単位に左シフトすることができる構成になっている)。 第7図において、例えば「D0-7」という表示はデータパス上の「第0~7ピットの1パイト」を示す。

また、データ保持部3は、各データレジスタに 対応して、有効ビットとデータレジスクおよび有 効ビットのシフト動作を制御するシフト制御部と を含んで構成されている。

シフト制御部は、自分から見てシフト方向(第 7 図においては左方向)の有効ビットがセットされていなければデータレジスタおよび有効ビット

をシフト方向のデータレジスタおよび有効ビット に転送する制御を行う。

有効ビットは、シフト制御部からの制御と自分に対応するデータレジスタへのデータの書き込みとに基づいてセットされ、転送制御部8からの直接的な制御に基づいてセット/リセットされる。

第8図は、データ転送の対象となるソースデータおよび目的データの並びの一例を示す図である。 第8図において、ロングワード (4 バイト幅)中の最上位パイトのアドレスを説明の便宜上「基準アドレス」と呼ぶ。

第9図は、データ転送が行われる際のデータ保 持部7におけるデータの流れの一例を示す図である。

第10図は、転送制御部8の処理を示す流れ図である。この処理は、読み込み指示ステップ201と、ジフト指示ステップ203と、読み込み指示ステップ203と、ジフト指示ステップ203と、書き込み指示ステップ206と、書き込み指示

ステップ 2 0 7 と、バス制御部終了判定ステップ 2 0 8 と、有効ビットクリアおよびシフト指示ステップ 2 0 9 と、書き込みアドレス更新ステップ 2 1 0 と、転送終了判定ステップ 2 1 1 と、残データ有無判定ステップ 2 1 2 と、書き込み指示ステップ 2 1 3 と、バス制御部終了判定ステップ 2 1 4 とからなる。

次に、このように構成された本実施例のデータ 転送装置の動作について説明する。なお、ここで は第11図に示すような構成のコンピュータンス テムにおいて、第8図中のソースデータ(メモリ 上のアドレスADR3を先頭アドレスとするソー スデータ)から第8図中の目的データ(メモリト のアドレスADR4を先頭アドレスとする目的データ)へのデータ転送が行われる場合の動作について いて最明する。

この場合には、転送制御部8および転送制御部8によって制御されるアドレス保持部5. バス制御部6およびデータ保持部7は以下に示すような処理を行う(第10図参照)。

まず、転送制御部8は、アドレス保持部3にソースデークの先頭アドレスADR3を読み込みアドレスとしてセットし、バス制御部6に対しアドレス保持部3にセットされた読み込みアドレスに基づくデータの読み込み指示を行う(この読み込み指示では、アドレスADR3と基準アドレスとの整分に応じて無効データのバイト数が指定される)。また、後述するように、データ保持部7内の読み込みレジスタへのデータのセットに合わせて有効ビットのセットを行う(ステップ201)。

伝送制御部8は、この読み込み指示の発行後に、 バス制御部6からの読み込み完了通知の有無の判 定 (バス制御部6の終了判定)をその読み込み完 了通知が発行されるまで繰り返す (ステップ20

一方、転送制御部8からの読み込み指示に基づき、バス制御部6はメモリ内の読み込みアドレスに対する読み込み動作を開始し、まずアドレス保持部5に対してアドレスパスへのアドレス出力(アドレス保持部5に保持されているアドレスの出

力)を指示する。

アドレス保持部5は、バス制御部6からのこの 指示に基づき、転送制御部8によってセットされ た読み込みアドレスをアドレスバス上に出力する。

この読み込みアドレスのデークがメモリから出 力されてデータバス上で確定すると、バス制御部 6 はデータ保持部 7 に対してそのデータの保持を 指示する。

この場合のデータバス上のデータ転送 (メモリ からデータ保持部 1 へのデータ転送) は、上位 2 パイトが無効データの 4 パイト転送となる。

上述のバス制御部もからの指示に基づき、データ保持部ではデータバス上のデータを読み込みレジスクにセットする(なお、転送制御部Bの制御により、読み込みレジスタ中のデータレジスタに対応する有効ビットは目的データの最初のロングワードにおけるデータ並びに対応した形式でセットされる)(第9図フェーズ(参照)。

データがデータ保持部でに読み込まれた後に、 パス制御部6は転送制御部8に読み込み完了通知

を発行する。

この読み込み完了通知の発行によりステップ 2 0 2 の判定が「Y (Yes)」となると、転送制御部 8 はデータ保持部 7 に左方向のシフト指示を行う (ステップ 2 0 3)。

データ保持部では、このシフト指示を受けて、 有効ピットの状態に基づくシフト制御部の制御に より、順次左シフトを行う。これにより、データ 保持部で内のデータレジスタおよび有効ピットは 第9図フェーズ』の状態になる。

さらに、転送制御部8は、次の読み込みのために、読み込みアドレスをアドレス「ADR3+2」(それまでの読み込みアドレスよりも大きな基準アドレスの中で最小のもの。次のロングワード中の最上位パイトのアドレス)に更新し、更新後の読み込みアドレスをアドレス保持部5にセットし、バス制御部6に対して次のデータの読み込み指示を行う(ステップ204)。

転送制御部 8 は、この読み込み指示の発行後に、 バス制御部 6 からの読み込み完了通知の有無の判 定をその読み込み完了通知が発行されるまで繰り 返す(ステップ205)。

一方、転送制御部8からの読み込み指示に基づき、バス制御部6はメモリ内の読み込みアドレスからの4パイト分のデータをデータ保持部7に保持させ(このときに、データが保持されたデータレジスタに対応する有効ビットはセットされる)(第9国フェーズル参照)、その後に読み込み完了適知を転送制御部8に発行する。

この読み込み完了通知の発行によりステップ 2 0 5 の判定が「Y」となると、転送制御部 8 は読み込まれたデータを左詰めにするためにデータ保持部 7 に対して左方向のシフト指示を行う(ステップ 2 0 6)。

データ保持部7は、このシフト指示を受けて、 有効ピットの状態に基づくシフト制御部の制御に より、第9図フェーズIVに示すように左シフトを 行う。

この左シフトの完了後に、転送制御部 8 は目的 データに対する書き込み動作を開始する。すなわ 5、アドレス保持部5に目的データの先頭アドレスADR4を書き込みアドレスとしてセットし、パス制御部6に対しアドレス保持部5にセットされた書き込みアドレスに基づくデータの書き込み指示を行う(ステップ207)。

転送制御部8は、この書き込み指示の発行後に、 バス制御部6からの書き込み完了通知の有無の判 定 (バス制御部6の終了判定) をその書き込み完 了通知が発行されるまで繰り返す (ステップ20

一方、転送制御部 8 からの書き込み指示に基づき、バス制御部 6 はメモリ内の書き込みアドレスに対する書き込み動作を開始し、まずアドレス保持部 5 に対してアドレスバスへのアドレス出力を指示する。

アドレス保持部5は、バス制御部6からのこの 指示に基づき、転送制御部8によってセットされ た書き込みアドレスをアドレスバス上に出力する。 また、バス制御部6は、データ保持部7に対し

て書き込みレジスクの内容(データ)をデータバ

中の最上位パイトのアドレス)に更新する(ステップ210)。

次に、転送制御部8は、転送終了か否か(ソースデータを全てデーク保持部1に転送したか否か)を判定し(ステップ211)、転送終了と判定するまでステップ204~210の処理および判定を繰り返す。

転送終了時に、データ保持的7に残データが残ることがある(例えば、第9回フェーズ VI の状態

転送制御部8は、このような残データが存在するか否かを判定する(ステップ212)。

この判定で残データが存在する場合には、転送 制御部 8 は、最後の書き込みのために、アドレス 保持部 5 に書き込みアドレスをセットし、バス制 御部 6 に対しアドレス保持部 5 にセットされた書 き込みアドレスに基づく残データの書き込み指示 を行う(ステップ 2 1 3)。

転送制御部8は、この書き込み指示の発行後に、 パス制御部6からの書き込み完了通知の有無の判 スに出力するように指示する。

データバスに出力された書き込みレジスタ内の データ(有効データ)が書き込みアドレスにより 特定されるメモリ内のロングワードに書き込まれ た後に、バス制御部6は転送制御部8に書き込み 完了通知を発行する。

この書き込み完了通知の発行によりステップ 2 0 8 の判定が「Y」となると、転送制御部 8 はデータ保持部 7 の左側 4 パイト分のデータレジスタ (書き込みレジスタ) に対応する有効ビットをクリア (リセット) してデータ保持部 7 に左方向のシフト指示を行う (ステップ 2 0 9) ・

データ保持部では、このシフト指示を受けて、 有効ビットの状態に基づくシフト制御部の制御に より、第9図フェーズVIに示すように左シフトを 行う。

さらに、転送制御部 8 は、次の書き込みのために、書き込みアドレスをアドレス「ADR4+3」(それまでの書き込みアドレスよりも大きな基準アドレスの中で最小のもの。次のロングワード

定をその書き込み完了通知が発行されるまで繰り 返す(ステップ214)。

一方、パス制御部6は、転送制御部8からの書き込み指示に基づき、データ保持部7内の残データを書き込みアドレスにより特定されるメモリ内のロングワードに書き込むように制御し、その書き込み後に転送制御部8に書き込み充下通知を発行する。

この書き込み完了通知の発行によりステップ 2 1 4 の制定が「Y」となると、転送制御部 8 は処理を終了する。

ステップ212の判定で残データが存在しない 場合には、転送制御部8は処理を終了する。

以上の動作により、データの並び替えを伴うデ ータ転送が可能となる。

なお、周辺装置内の目的データへのデータ転送 においては、周辺装置に割り当てられる書き込み アドレスの更新は行われず、書き込みアドレスの 領域に書き込まれたデータが周辺装置内の他の領 域に順次転送されていく。また、周辺装置内のツ

特開平4-68453 (9)

ースデータからのデータ転送においては、周辺装置に割り当てられる読み込みアドレスの更新は行われず、読み込みアドレスの領域から読み込まれるデータは周辺装置内の他の領域から順次転送されてくる。

(発明の効果)

以上説明したように本発明は、ソースデータの並びと目的データの並びとが異なっている場合のデータを送のためにデータの並び替え機能を設けることにより、ソースデータの並びと目的データの並びとか異なっているデータ転送においてもデータバスのパイト幅に応じたデータ転送を行うことが可能となり、データバスの使用効率を低下させることがなくなるという効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例の構成を示すプロッ ヶ岡

第2図は第1図中のデータ保持部の構成を示す。 図、

第3回は第1回に示すデータ転送装置によるデ

送装置を含むコンピュータシステムの構成の一例 を示す図である。

図において、

1.5・・・アドレス保持部、

2. 6. . . バス制御部、

3. 7・・・データ保持部、

4. 8・・・転送制御部である。

特許出願人 日本電気株式会社 代理人 弁理士河原 純一 - 夕転送の対象となるソースデータおよび目的データの並びの一例を示す図、

第4回はデータ転送が行われる際の第2回に示すデータ保持部におけるデータの流れの一例を示す図、

第5図は第1図中の転送制御部の処理を示す流 れ図。

第6図は本発明の他の実施例の構成を示すプロック図、

第7図は第6図中のデータ保持部の構成を示す 図、


第8図は第6図に示すデータ転送装置によるデータ転送の対象となるソースデータおよび目的データの並びの一例を示す図、

第9図はデータ転送が行われる際の第7図に示すデータ保持部におけるデータの流れおよび有効 ピットのセット/リセットの態様の一例を示す図、


第10回は第6回中の転送制御部の処理を示す 波れ図、

第11図は第1図または第6図に示すデータ転


第3図




第 4 図




第 1 図




第 2 図







第 6 図



第 7 図



第8図



第9図

